1/5/3

DIALOG(R) File 351: Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

011566884

Image available

WPI Acc No: 1997-543365/199750

XRPX Acc No: N97-452697

ATM switching system in ATM communication network — in which RM cell generated in output circuit correspondence part based on congestion information is transmitted to input circuit correspondence part

Patent Assignee: NIPPON TELEGRAPH & TELEPHONE CORP (NITE)

Number of Countries: 001 Number of Patents: 002

Patent Family:

Patent No Kind Date Applicat No Kind Date Week JP 9261245 19971003 A JP 9672655 Α 19960327 199750 B JP 3097549 B2 20001010 JP 9672655 Α 19960327 200052

Priority Applications (No Type Date): JP 9672655 A 19960327

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 9261245

A 12 H04L-012/28

JP 3097549 B2 12 H04L-012/28

Previous Publ. patent JP 9261245

Abstract (Basic): JP 9261245 A

The system includes an input circuit correspondence part (INi) to receive the cell output from an input circuit. A switch part (10) is equipped with a waiting buffer for disturbing the cell output from the input circuit correspondence part along desired route. An output circuit correspondence part (OUTi) is set-up at every output route of the switch part. the switch part is equipped with a switch monitor for monitoring the queue length of the buffer.

The output circuit correspondence part has a reverse direction RM cell generating circuit (8) to output an RM cell based on the congestion information obtained from a congestion bit providing circuit (14). The generated RM cell is transmitted to the input circuit correspondence part, from the output circuit correspondence part.

ADVANTAGE - Control congestion in high speed core switch using simple structure. Improves communication quality.

Dwg.1/15

Title Terms: ATM; SWITCH; SYSTEM; ATM; COMMUNICATE; NETWORK; CELL; GENERATE; OUTPUT; CIRCUIT; CORRESPOND; PART; BASED; CONGESTED; INFORMATION;

TRANSMIT; INPUT; CIRCUIT; CORRESPOND; PART

Index Terms/Additional Words: CBR; VBR

Derwent Class: W01

International Patent Class (Main): H04L-012/28

International Patent Class (Additional): H04Q-003/00

File Segment: EPI

(19)日本國特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-261245

(43)公開日 平成9年 (1997) 10月3日

(51) Int. Cl. ⁶ II 0 4 L 12/28 II 0 4 Q 3/00	識別記号	庁内整理番号 9466-5K 9466-5K	FI H04L 11/20 H04Q 3/00 H04L 11/20	技術表示箇所 II G

審査請求 未請求 請求項の数6 OL(全12頁)

(21)出願番号	特顯平8-72655	(71)出願人 000004226
		日本電信電話株式会社
(22)出願日	平成8年(1996)3月27日	東京都新宿区西新宿三丁目19番2号
		(72)発明者 安川 正祥
•		東京都新宿区四新宿三丁目19番2号 日本
		電信電話株式会社内
		(72) 発明者 塩本 公平
		東京都新宿区四新宿三丁目19番2号 日本
		電信電話株式会社内
		(72)発明者 山中 直明
	_	東京都新宿区西新宿三丁目19番2号 日本
		電信電話株式会社内
		(74)代理人 弁理士 井出 直孝 (外1名)
		(四月)2世人 开起工 月山 胆子 (外1名)


(54) 【発明の名称】 ATMスイッチ

(57)【契約】

【課題】 ATMスイッチ内で輻輳制御を行いたいが、 高速なコアスイッチでは輻輳制御が困難である。

【解決手段】 高速なコアスイッチでは単純にバッファのキュー長の監視に基づく輻輳検出のみを行い、コアスイッチの前後に設けられた低速な入力回線対応部および出力回線対応部で輻輳制御やセル廃棄を行う。

【効果】 大規模化したコアスイッチに完全優先制御や EPD制御を適用することができる。また、スループットを向上させることができるとともに、帯域保証型のトラヒックとベストエフォート型のトラヒックが混在する ATM通信網において帯域保証型トラヒックの帯域を保証することができる。



(特許請求の範囲)

【請求項1】 入力回線を収容する入力回線対応部と、 待ち合わせバッファを備えこの入力回線対応部の出力セルを所望の方路に振り分けるスイッチ部と、このスイッ チ部の出力方路毎に設けられ出力回線が収容される出力 回線対応部とを備えたATMスイッチにおいて、

前記スイッチ部に前記パッファのキュー<mark>展を監視する手</mark> 段を備え、

前記出力回線対応部に、この監視する手段の出力情報に 挑づく幅較情報が搭載されたRMセルを生成する手段 と、このRMセルを前記入力回線対応部に宛て送信する 手段とを備えたことを特徴とするATMスイッチ。

【請求項2】 請求項1記載のATMスイッチが双方向に設けられ、前記出力回線対応部から前記入力回線対応部に宛てたRMセルは対向側のATMスイッチを経由して伝達されるATM通信網。

【請求項3】 前記スイッチ部は、前記入力回線対応部の出力を収込む一つのコアスイッチと、このコアスイッチの出力に複数個接続された単位スイッチとを含み、前記キュー長を監視する手段は、前記単位スイッチのバッファに蓄積されたセル数を監視する単位スイッチ・モニタと、この単位スイッチ・モニタの監視結果にしたがって出力セルに輻輳ビットを付与する回路とを備えた請求項1記載のATMスイッチ。

【請求項4】 前記キュー長を監視する手段は、前記コアスイッチのバッファに蓄積されたセル数を監視するコアスイッチ・モニタと、このコアスイッチ・モニタの監視結果にしたがってその出力セルに輻輳ビットを付与する回路とをさらに備えた請求項3記載のATMスイッチ

【請求項5】 前記スイッチ部は、前記入力回線対応部の出力を収込む一つのコアスイッチと、このコアスイッチの出力に複数個接続された単位スイッチとを含み、前記キュー長を監視する手段は、前記単位スイッチのバッファに蓄積されたセル数を監視する単位スイッチ・モニタと、この単位スイッチ・モニタの監視結果を前記RMセルを生成する手段に伝達する回路とを備えた請求項1記載のATMスイッチ。

【請求項6】 前記キュー長を監視する手段は、前記コアスイッチのバッファに蓄積されたセル数を監視するコアスイッチ・モニタと、このコアスイッチ・モニタの監視結果を前記RMセルを生成する手段に伝達する回路とをさらに備えた請求項5記載のATMスイッチ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はATM(Asynchronous Transfer Mode:非同期帳送モード)通信に利用する。本発明はATMスイッチのスループットを改善する技術に関する。本発明は帯域保証型のトラヒックとベストエフォート型のトラヒックが混在するATM通信網におい

て帯域保証型トラヒックの帯域を保証する技術に関する。

 $\{00002\}$

【従来の技術】高速出力バッファ型のATMスイッチに入力されるトラヒックがCBR(Constant Bit Rate) およびVBR(Variable Bit Rate) トラヒックのみで、事前にユーザから申告されるトラヒック記述子を用いてスイッチ内で必要な帯域を割当て可能な環境下では、コネクションのトラヒック記述子を基に受付判定制御(CAC:Call Admission Control)を行うなどしてATMスイッチの出力ボートでトラヒック量を規制することにより帯域保証をしているので、ATMスイッチの容量が出力回線速度の合計以上あればATMスイッチ内部でのセル損を防ぐことができる。

【0003】しかしながら、近年、品質よりも経済性を 重視したサービスクラスとして、ABR(Available Bit Rate)またはUBR(Unspecified Bit Rate)などのベス トエフォートクラスと呼ばれるサービスクラスが脚光を 浴びてきている。これらのベストエフォートクラスのト ラヒックはCBRやVBRなどのようにCACによりト ラヒック量を規制したりしないので、CBRやVBRの 品質を劣化させる原因となり得る。

【0004】ABRクラスは、トラヒックの状況に応じて割当帯域が柔軟に変化するサービスクラスであり、ユーザはCBRクラスやVBRクラスの使用帯域が小さいときには大きい帯域の割当を受けることができるが、逆に、CBRクラスやVBRクラスの使用帯域が大きいときには、小さい帯域の割当しか受けることができないという制約がある。しかし、その代償として通信費は安く設定されている。この変化する帯域情報はあらかじめ送信端末に通知されるので、送信端末が通知された帯域を遵守する限りでは転送途中におけるセルの廃棄は原則としてない。

【0005】UBRクラスは、所定の時間内のトラヒック状況にしたがって一定のセル損失率は保証されるが、ビークセル速度については必ずしも保証されない。しかし、その代償として通信費は安く設定されている。UBRクラスでは、転送途中のセル廃棄は一定の割合で発生する可能性を持っている。

(0006) そこで通常、ATMスイッチではCBRクラスやVBRクラスを守るために、CBRクラスまたはVBRクラス用とベストエフォートクラス用とにバッファを分けて、CBRクラスまたはVBRクラス川のバッファにセルがあれば優先的にセルを転送し、ベストエフォートクラス用のバッファのセルはCBRクラスまたはVBRクラス川のバッファにセルが存在しないときだけ転送される制御が行われる。

(0007) また、UBRクラスを使ったデータ通信の 場合には、ネットワーク内においてセルが1つでも廃棄 50 されると受信端末ではそのセルを含むパケットを無効セ ルと判定するので、パケットを構成するセル全体の廃棄または再送を引き起こし網の実効スループットが著しく低下する問題があるので、幅輳時にはバッファに到着する新しいパケットを構成する全てのセルをバッファ入り口で強制的に廃棄するEPD(Early Packet Discard)法が文献[A. Romanow: "Packet Discard Strategies for Controlling ATM Congestion", ATM Forum/94-0107, 1994]などで提案されている。

【0008】例えばAAL(ATM Adaptation Layer)5を 川いて幅極時にEPD制御を行うときは、AALパケットの終り(end-of-packet)を示すATM-user-to-user(AUU)パラメータを川いて、セルヘッダ中のVC識別子により各VCI毎にend-of-packet(EOP)セルと次のEOPセルの間を同一パケットとみてそのパケットが現在転送中ならそのままセルをバッファに書込み、転送中でなければセルをパケットの先頭セルと判定しEOPセルが到着するまでセルを廃棄する操作を行う。この廃棄手順は輻輳状態が解消されるまで繰り返し行われる。

[00009]

【発明が解決しようとする課題】ATMスイッチが2. 4~10Gb/s程度の小規模のものであれば、一段のバッファでスイッチを構成できるので完全優先制御やEPD制御はハードウェア規模にそれほど大きなインパクトを与えないが、10Gb/s以上の大規模ATMスイッチになると多段スイッチ網となる。図14は従来の高速出力バッファ型多段スイッチの構成図であるが、各単位スイッチSW、~SW、の出力側で完全優先制御やEPD制御が必要となりハードウェア規模に与えるインパクトは大きくなる。

【0010】図15は多段スイッチにおける帯域保証型トラヒックのセル廃棄を示す図であるが、図15にあるように最終段の単位スイッチSW。~SW、だけで完全優先制御やEPD制御を行っただけでは、コアスイッチCのベストエフォートクラスのトラヒック量を制御しているわけではないので、コアスイッチCで帯域保証クラスが懇影響を受けたり、ベストエフォートクラスのバケットの途中のセルの損失などによる実効スループットの低下は避けられない。このためコアスイッチCでも完全優先制御が必要となる。

【0011】しかしながら、コアスイッチCは大きな東の単位でスイッチングを行うので高速動作が要求され、このようなところで完全優先制御やEPD制御を行うことは困難になってくる。

【0012】本発明は、このような背景に行われたものであって、大規模化したコアスイッチに完全優先制御やEPD制御を適用することができるATMスイッチを提供することを目的とする。本発明は、スループットを向上させることができるATMスイッチを提供することを目的とする。本発明は、帯域保証型のトラヒックとベストエフォート型のトラヒックが混在するATM通信網に

おいて帯域保証型トラヒックの帯域を保証することができるATMスイッチを提供することを目的とする。 【0013】

【課題を解決するための手段】コアスイッチのバッファのキュー長を観測し、キュー長があらかじめ設定された 関値を超えると、コアスイッチと単位スイッチ間のリンク輻輳が発生したと判断し、バッファから読出す先頭セルにリンク輻輳情報を乗せて後段に通知する。

【0014】また、単位スイッチの各々のベストエフォートクラス用のバッファのキュー長を観測し、キュー長があらかじめ設定された関値を超えると当該出力ボートが衝輳に陥ったと判断し、単位スイッチの帯域保証クラス用のバッファまたはベストエフォートクラス川のバッファのいずれかを問わずバッファから読出す先頭セルに出力回線幅帳情報を乗せて出力回線対応部に幅輳を通知する。

【0015】出力回線対応部は輻輳を通知されるとRM セルを生成し、生成したセルを逆方向回線に乗せて全て の入力回線対応部に輻輳を通知する。輻輳の通知を受け 20 た各々の入力回線対応部はテーブルを参照して輻輳に陥っているリンクまたは出力回線宛のパケットの先頭から 末尾までを検出し、そのセルを廃棄する。

【0016】すなわち、本発明はATMスイッチであって、入力回線を収容する入力回線対応部と、待ち合わせバッファを備えこの入力回線対応部の出力セルを所望の方路に振り分けるスイッチ部と、このスイッチ部の出力方路毎に設けられ出力回線が収容される出力回線対応部とを備えたATMスイッチである。本発明の特徴とするところは、前記スイッチ部に前記バッファのキュー長を30 監視する手段を備え、前記出力回線対応部に、この監視する手段の出力情報に基づく輻輳情報が搭載されたRMセルを生成する手段と、このRMセルを前記入力回線対応部に宛て送信する手段とを備えたところにある。

【0017】これにより、高速のスイッチ部で発生する 輻輳をその出入口にあたる低速の入力回線対応部および 出力回線対応部により制御することができる。

【0018】また、このATMスイッチが双方向に設けられ、前記出力回線対応部から前記入力回線対応部に宛てたRMセルは対向側のATMスイッチを経由して伝達40 されることが望ましい。

【0019】前記スイッチ部は、前記入力回線対応部の出力を取込む一つのコアスイッチと、このコアスイッチの出力に複数個接続された単位スイッチとを含み、前記キュー長を監視する手段は、前記単位スイッチのバッファに蓄積されたセル数を監視する単位スイッチ・モニタと、この単位スイッチ・モニタの監視結果にしたがって出力セルに輻輳ビットを付与する回路とを備えた構成とすることがよい。

【0020】また、前記キュー長を監視する手段は、前 の 記コアスイッチのバッファに蓄積されたセル数を監視す

6

るコアスイッチ・モニタと、このコアスイッチ・モニタ の監視結果にしたがってその出力セルに幅輳ビットを付 与する回路とをさらに備えた構成とすることもできる。

【0021】あるいは、前記スイッチ部は、前記入力回線対応部の出力を取込む一つのコアスイッチと、このコアスイッチの出力に複数個接続された単位スイッチとを含み、前記キュー長を監視する手段は、前記単位スイッチのバッファに蓄積されたセル数を監視する単位スイッチ・モニタと、この単位スイッチ・モニタの監視結果を前記RMセルを生成する手段に伝達する回路とを備えた構成とすることもできる。

【0022】また、前記キュー長を監視する手段は、前記コアスイッチのバッファに蓄積されたセル数を監視するコアスイッチ・モニタと、このコアスイッチ・モニタの監視結果を前記RMセルを生成する手段に伝達する回路とをさらに備えた構成とすることもできる。

【0023】これにより、監視結果を直接RMセルを生成する手段に伝達することができるため、出力セルに輻輳ビットを付与する回路を省略した構成とすることができる。

【0024】また、前記単位スイッチまたはコアスイッチのキュー長を監視する手段は、RMセルを用いずにその監視結果を直接入力回線対応部に伝達する回路を備える構成とすることもできる。

[0025]

【発明の実施の形態】

[0026]

【実施例】

(第一実施例)本発明第一実施例の構成を図1を参照して説明する。図1は本発明第一実施例のATMスイッチのブロック構成図である。

【0027】本発明はATMスイッチであって、その特徴とするところは、入力回線を収容する入力回線対応部IN: (i=1、2、…、mN)と、待ち合わせバッファ3および5、6を備えこの入力回線対応部IN: の出力セルを所望の方路に振り分けるスイッチ部10と、このスイッチ部10の出力方路毎に設けられ出力回線が収容される出力回線対応部OUT。とを備えたATMスイッチである。

【0028】ここで、本発明の特徴とするところは、スイッチ部10にバッファ3および5のキュー長を監視する手段としてのコアスイッチ・モニタM1および単位スイッチ・モニタM2を備え、出力回線対応部OUTに、このコアスイッチ・モニタM1および単位スイッチ・モニタM2の出力情報に基づく輻輳情報が搭載されたRMセルを生成する手段と、このRMセルを入力回線対応部1Nに定定で送信する手段とを逆方向RMセル生成回路8に備えたところにある。

【0029】このATMスイッチが双方向に設けられ、 出力回線対応部OUT。から入力回線対応部IN。に宛 てたRMセルは対向側のATMスイッチを経由して伝達されるが、ここでは説明をわかりやすくするために片方向のみ図示した。

【0030】スイッチ部10は、入力回線対応部IN。の出力を取込む一つのコアスイッチCと、このコアスイッチCの出力にm個接続された単位スイッチSW。(j=1、2、…、m)とを含み、前述したコアスイッチ・モニタM1はコアスイッチに備えられたバッファ3のキュー長を監視し、単位スイッチ・モニタM2は単位スイクッチSW。に備えられたバッファ5のキュー長を監視し、その監視結果にしたがって出力セルに輻輳ビットを付与する回路としての輻輳ビット付与回路4および14を備えている。

【0031】バッファ5はベストエフォートクラスのセルが蓄積されるバッファであり、バッファ6は借域保証クラスのセルが蓄積されるバッファである。幅輳監視はベストエフォートクラスのセルが蓄積されるバッファ5のみで行われる。その監視結果は、バッファ5または6のいずれのバッファから出力されたセルであっても輻輳20ビット付与回路14により輻輳ビットが付与されることにより出力回線対応部OUTにの輻輳ビット判定回路7に通知される。

【0032】本発明第一実施例のATMスイッチのスイ ッチング動作を図2を参照して説明する。 図2はヘッダ 変換テーブルを説明するための図である。ユーザから送 出されたセルがATMスイッチの入力回線対応部IN。 に到着すると、ヘッダ変換回路2がセルのヘッダに書込 まれたVPI/VCI値に基づいて図2に示したヘッダ 変換テーブルを検索し、VPI/VCI値を変換してセ 30 ルヘッダに変換後のVPI/VCI値とルーティングタ グビットなどのルーティング情報を書込む。同時に、へ ッダ変換回路2は図2のヘッダ変換テーブルにあるよう に、このテーブル検索時にセルのサービスカテゴリが帯 域保証型か、ベストエフォート型かを判定し、それぞれ のセルのセルヘッダ部分のサービスカテゴリフィールド にサービスカテゴリ識別子を普込む。その後、セルはセ ルヘッダに참込まれたルーティングビットを基にしてコ アスイッチCと単位スイッチSW。でスイッチングされ 目的出力ポートに送出され、その出力段でセレクタ9に 40 よりセルヘッダのサービスカテゴリ識別子に基づき帯域 保証クラス用のバッファ6とベストエフォートクラス用 のパッファ5に別々に格納されて、パッファ6に格納さ れたセルが優先的に伝送路に転送される。

【0033】次に、本発明第一実施例のATMスイッチの幅輳制御について説明する。本発明第一実施例のATMスイッチはベストエフォート型のトラヒックが過剰に流入した場合に輻輳ポイントになり得るコアスイッチCのバッファ3と単位スイッチSW。のバッファ5および6での幅輳回避機能を備えている。図3は幅輳ポイント50を示す図である。

【0034】次に、本発明第一実施例のコアスイッチCのバッファ3の輻輳回避制御について説明する。コアスイッチCのバッファ3での幅輳制御フローを図4に示す。スイッチ内セルヘッダ情報の構成を図5に示す。RMセルの構成を図6に示す。図7に輻輳管理テーブルを示す。図8にパケット管理テーブルを示す。コアスイッチCに流入するベストエフォート型のトラヒックが増えてそのトラヒックがある特定の単位スイッチSW,に収容される出回線を目指すとコアスイッチCと単位スイッ

チSW。間のリンクが輻輳に陥る。

【0035】 バッファ3に備えられたモニタM1はキュ 一長を絶えず観測していて (S1)、観測したキュー長 があらかじめ設定された閾値 α を超えたら(S2)、当 該バッファ3でセル廃棄の可能性行りと判断し、図5に あるようにバッファ3の先頭にあるセルのセルヘッダの リンク幅輳通知フィールドに当該リンクの輻輳情報をセ ットし(S3)、後段の単位スイッチSW。にセルを送 出する。単位スイッチSW。でスイッチングされたセル はさらに出力回線対応部OUT。に送出されて輻輳ビッ **上判定回路 7 がリンク輻輳通知フィールドに書込まれた** 情報によりリンク輻輳を検出すると (S4)、逆方向R Mセル生成回路8が図6に示すようにRMセルのリンク 情報フィールドに輻輳リンク番号を書込み、逆方向の同 線にRMセルを載せて全ての入力側回線対応部IN。に リンク輻輳情報を送出する(S5)。リンク輻輳情報を 通知された入力回線対応部 IN。のヘッダ変換回路 2は 図7の幅輳管理テーブルにリンク輻輳情報をセットする (S6).

【0036】このようにして全ての入力回線対応部 IN **・ が共通の輻輳情報を持つ輻輳管理テーブルを持つこと** になる。その後、入力回線対応部IN。に新しいセルが 到着するとヘッダ変換回路2はヘッダ変換前に当該セル のサービスカテゴリを判定し、当該セルのサービスカテ ゴリがベストエフォート型で、ルーティング情報より輻 **輳に陥っているリンクを目指す場合にはEOP判定回路** 1を動作させる。このときEOP判定回路 1は同時に図 8のセルのパケット管理テーブルを検索し、このセルが 転送中のパケットを構成するセルなのか未転送のパケッ トを構成するセルなのかをVC毎に判断し、未転送のパ ケットを構成するセルならパケット先頭セルと判断し、 パケットを最後尾であるAAL5のEOPセルが到着す るまでセルを廃棄する。この廃棄手順は輻輳が解消され るまで繰り返し行われる。このようにして各入力回線対 応部IN。が輻輳リンクを目指すベストエフォート型セ ルに対してEPD制御するのでリンクの輻輳が回避され る(S7)。

【りり37】リンク幅機が回避されるとそのリンクにつながるコアスイッチCのバッファ3のキュー長が減るのでそのキュー長を監視するモニタM I がバッファ3のキュー長が関値 β以下になるのを検出すると輻輳制御解除

と判断し(S8)、バッファ3の先頭にあるセルのセルヘッダのリンク情報フィールドにリンク輻輳解除番号をセットし後段の単位スイッチSW。に送出する(S9)。輻輳ビット判定回路7がこの輻輳解除信号を検出すると(S10)、逆方向RMセル生成回路8がRMセルにリンク輻輳解除番号を乗せて各入力回線対応部1Nに送出する(S11)。RMセルを受信した各入力回線対応部1N、が輻輳管理テーブルのリンク輻輳フィールドを解除することにより(S12)、以後、入力回線が応部1N。に到着した当該リンク宛のセルに対してE

PD制御が解除される。

【0038】次に、本発明第一実施例のATMスイッチの単位スイッチSW。の帯域保証クラス川のバッファ6とベストエフォートクラス川のバッファ5における輻輳制御について説明する。図9は単位スイッチSW。のバッファ5および6における輻輳制御のフローを示す図である。ある特定の出力回線を目指すベストエフォート型セルが増加するとその出力回線が輻輳しその前段に置かれたバッファ5のキュー長が伸びる(S21)。キュー長があらかじめ設定された関値α以上に伸びるとそれを監視するモニタM2は当該出力回線が輻輳に陥ったと判断し(S22)、バッファ5または6の先頭にあるセルのセルヘッダ領域の出力回線幅輳フィールドに幅輳をセットして出力回線対応部OUT。に送出する(S23)。

【0039】出力回線対応部OUT、の輻輳ビット判定 回路7でそのセルを受信することによりバッファ5の輻 懐が検出されると(S24)、逆方向RMセル住成回路 8によりRMセルを生成しRMセルの出力ボート情報フィールドに輻輳に陥っている出力回線番号情報を書込 み、逆方向の回線に載せて全ての入力側回線対応部IN に当該出力回線輻輳を送出する(S25)。

【0040】各入力側回線対応部IN』でこのRMセル を受信するとヘッダ変換回路2で輻輳管理テーブルのV PI/VCI値に対応した回線情報フィールドに輻輳ビ ットをセットする(S26)。その後、入力側回線対応 部 I N: に新しいセルが到着するとヘッダ変換回路2が セルヘッダ変換時にVPI/VCI変換と同時にルーテ イング情報を見るときにこのセルがベストエフォート型 のセルで輻輳に陥っている出力ポートを目指す場合には EOP判定回路1を作動させる。このときEOP判定回 路1はセルのパケット情報テーブルを検索し、このセル が転送中のパケットを構成するセルなのか未転送のパケ ットを構成するセルなのかをVC毎に判断し、未転送の パケットを構成するセルならパケットの先頭セルと判断 し、このパケットを構成するAAL5のEOPセルが到 着するまでセルを廃棄する。この廃棄手順は輻輳が解消 されるまで繰り返し行われる。こうして各入力回線対応 部IN。が輻輳出力回線を目指すベストエフォート型セ 50 ルに対してEPD制御するので幅輳が回避される(S2

7)。

【0041】輻輳が回避されるとそのバッファ5のキュー長が減るのでそのキュー長を監視する単位スイッチ・モニタM2がバッファ5のキュー長が閾値β以下になるのを検出すると輻輳即御解除ポイントと判断し(S28)、バッファ5または6の先頭にあるセルのセルヘッダの出力ボート情報フィールドをセットし出力回線対応部OUT」に送出する(S29)。輻輳ビット判定回路7では、輻輳解除信号を検出すると(S30)、逆方向RMセル住成回路8がRMセルに出力回線輻輳解除番号を乗せて各入力回線対応部IN」に向けて送出する(S31)。RMセルを受信した各入力回線対応部IN」は輻輳管理テーブルの出力回線輻輳フィールドをリセットする。これにより以後、入力回線対応部IN」に到着したセルに対してEPD制御が解除されることになる(S32)。

【0042】ただし、コアスイッチCのバッファ3とそれにリンクされる出力段の単位スイッチSW。のバッファ5の両方で輻輳が起きている場合には入力回線対応部IN。にリンク輻輳情報と出力回線輻輳情報の二つが通知され、ヘッダ変換回路2が持つ輻輳管理テーブルにはリンク輻輳ビットと出力回線幅輳ビットがセットされるが、この場合、EOP判定回路1の制御手順は輻輳ビットが立っている出力回線宛のベストエフォート型セルに対してEPD制御を行ってから輻輳リンク宛のセルに対してEPD制御されるようになっている。

【0043】(第二実施例)本発明第二実施例のATM スイッチを図10および図11を参照して説明する。図10は本発明第二実施例のATMスイッチの全体構成図である。図11は本発明第二実施例の輻輳管理テーブルを示す図である。本発明第二実施例のATMスイッチのスイッチング動作は、本発明第一実施例と同様なので説明は省略する。本発明第二実施例では、図10に示すように、コアスイッチCと出力段の単位スイッチSW。間のリンクでは、ほとんどセル損失が起きないことを前提にしてコアスイッチCのバッファ3のモニタM1と幅較ビット付与回路4をコアスイッチCから省き、図11に示すように、入力回線対応部IN。の輻輳管理テーブルにリンク輻輳フィールドを設けないATMスイッチを構成し、輻輳間御手順は本発明第一実施例においてリンク輻輳間御手順を除いた一連の操作と同様になる。

【0044】(第三実施例)本発明第三実施例のATMスイッチを図12を参照して説明する。図12は本発明第三実施例のATMスイッチの全体構成図である。本発明第三実施例のATMスイッチのスイッチング動作は、本発明第一実施例と同様なので説明は省略する。本発明第三実施例のATMスイッチでは、本発明第一実施例と同の手順にしたがうがコアスイッチCのバッファ3と単位スイッチSW。のベストエフォートグラス用のバッファ5の輻輳情報をセルに依らず、コアスイッチCのバ

10

ッファ3のコアスイッチ・モニタM1と単位スイッチSW,のバッファ5の単位スイッチ・モニタM2を出力回線対応部OUT、の逆方向RMセル生成回路8に信号線で連結し、信号線によって輻輳情報を通知する。

【0045】これにより、本発明第一実施例と比較して 配線数は増えるが幅輳ビット付与回路4および14を省 くことができるため、装置構成の簡単化を図ることがで きる。

【0046】(第四実施例)本発明第四実施例のATMスイッチを図13を参照して説明する。図13は本発明第四実施例のATMスイッチの全体構成図である。本発明第四実施例は、本発明第二実施例のようにコアスイッチ・モニタM1を省き、単位スイッチ・モニタM2のみでキュー長監視を行い、さらに、本発明第三実施例のように輻輳ビット付与回路14を省き、単位スイッチ・モニタM2を出力回線対応部OUT。の逆方向RMセル生成回路8に信号線で連結し、信号線によって輻輳情報を通知する。

【0047】これにより、本発明第二実施例および本発 20 明第三実施例の利点をそれぞれ採用した構成とすること ができる。

【0048】また、モニタM1およびまたはM2の監視結果をRMセルを用いることなく直接入力回路対応部 INに通知する構成とすることもできる。

[0049]

【発明の効果】以上説明したように、本発明によれば、大規模化したコアスイッチに完全優先制御やEPD制御を適用することができる。また、スルーブットを向上させることができるとともに、帯域保証型のトラヒックと30 ベストエフォート型のトラヒックが混在するATM通信網において帯域保証型トラヒックの帯域を保証することができる。

【0050】すなわち、セル損失がおこる輻輳時にベストエフォート型トラヒックに対してEPD制御を行うのでパケット落ちによる無効なセル再送による網内の無効トラヒックを軽減できる利点がある。またコアスイッチで必要なのはパッファのキュー長観測によりリンク輻輳情報を付与する手段のみなのでスイッチ規模によらず単純な構成でスイッチを構成できる。また入力回線対応部でのEPD間御はヘッダ変換部に簡単な回路を付与するだけで構成できる利点があり、スイッチ内に流入するベストエフォート型のトラヒックを入力側で制限するので帯域保証型のトラヒックの通信品質を保証できる。

【図面の簡単な説明】

【図1】本発明第一実施例のATMスイッチのブロック 構成図。

【図2】ヘッダ変換テーブルを説明するための図。

【図3】幅崚ポイントを示す図。

【図4】コアスイッチのバッファでの輻輳制御フローを 50 示す図。 【図5】スイッチ内セルヘッダ情報の構成を示す図。

【図6】RMセルの構成を示す図。

【図7】輻輳管理テーブルを示す図。

EUP 何定何島

【図8】パケット管理テーブルを示す図。

(図9) 単位スイッチの借域保証クラス用バッファおよびベストエフォートクラス川バッファにおける輻輳制御のフローを示す図。

【図10】本発明第二実施例のATMスイッチの全体構成図。


【図11】本発明第二実施例の輻輳管理テーブルを示す 図。

【図12】本発明第三実施例のATMスイッチの全体構成図。

【図13】本発明第四実施例のATMスイッチの全体構成図、

【図14】従来の高速出力バッファ型多段スイッチの構成図。

[図1]



ш

【図15】多段スイッチにおける借域保証型トラヒックのセル廃棄を示す図。

12

【符号の説明】

1 EOP判定回路

2 ヘッダ変換回路

3、5、6 バッファ

4、14 輻輳ビット付与回路

7 輻輳ビット判定回路

8 逆方向RMセル生成回路

10 10 スイッチ部

C コアスイッチ

IN: 入力回線対応部

M1 コアスイッチ・モニタ

M2 単位スイッチ・モニタ


OUT。出力回線対応部

SW。 単位スイッチ

[图8]

VPL/VCI	パケット転送中	以常是是中	水蛭油
11	1	•	0
16	0	l l	0
18	0	0	l.
1	į l		
1	1		
1	Į į	l	
ON			
OFF			

[図2]



[图7]

VPL/VCI	リンタ番号 出力	4-1 4 9	-		
			-		
	V				
	\angle				
	リンク番号	1/0	出力配給會得	1/0	Γ
			111 112	8	Γ
	Li	'			ĺ
			1114	0	L
:			J21 122	0	Γ
	Lz	0			
		1	12k	1	L
		, ,		•	•
	<u> </u>	1-1	INI IN2	0	-
	1.N	1.1	143	"	
		1	1Mk	,	

[図5]


スイッチ内セルヘッダ	440-8		
ルーティンクファファファファンクマンクファンクファンクファンクファンクファンクファンクファンクファンクロット 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1			

[図6]


RMセルヘッダ	410-F			
ルーチョンダ ビット	1/0	リンクポート番号	1/0	出力で一ト番号
L	7 11 2	ク情報フィールド	• ;	近方-(

l:転換セット):転換リセット


[図4]




(図9)




[図10]




[図11]




[図14]



[図12]



(図13)



[図15]

